设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 静态时序分析技术提高ASIC时序性能
返回列表 发新帖
查看: 2687|回复: 9

静态时序分析技术提高ASIC时序性能

[复制链接]
zb79214
发表于 2006-12-16 15:21:36 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
希望对大家有用
分析

静态时序分析技术提高ASIC时序性能.pdf

112.06 KB, 下载次数: 48 , 下载积分: 资产 -2 信元, 下载支出 2 信元

相关帖子
回复

举报

wued
发表于 2007-2-22 19:23:35 | 显示全部楼层
还好了
收藏了
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

limd1976
发表于 2007-3-8 16:33:32 | 显示全部楼层
搂主辛苦了
回复 支持 反对

举报

afour
发表于 2008-4-5 00:31:04 | 显示全部楼层
不错。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

freelion
发表于 2008-4-5 16:12:04 | 显示全部楼层
数字设计说白了就是时序约束
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

r510_1
发表于 2008-4-6 16:17:23 | 显示全部楼层

7777777777

适十狮适市适十狮适市是
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

leesjtu
发表于 2008-5-10 22:53:25 | 显示全部楼层
资料不错
谢谢搂住
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

freelion
发表于 2008-5-11 21:14:37 | 显示全部楼层
文件这么小能有什么内容呀
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

kankan123456789
发表于 2010-3-2 10:38:17 | 显示全部楼层
DDDDDDDDDDDDDDD
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

okboy927
发表于 2010-3-3 21:23:31 | 显示全部楼层
文件这么小能有什么内容呀
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-18 22:49 , Processed in 0.032833 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表