在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lyz5432

[求助] 关于双阱工艺中的P阱

[复制链接]
发表于 2016-1-7 15:57:47 | 显示全部楼层
回复 1# lyz5432


   好问题,给你点个赞
发表于 2016-1-7 16:46:08 | 显示全部楼层
回复 3# ntuzxy


   真的非常感谢你们的讨论,我真的是看不懂啊
发表于 2016-5-26 14:01:17 | 显示全部楼层
kenliu讲的真好!!!谢谢啊!!!!
发表于 2016-6-28 19:06:37 | 显示全部楼层
确实不能隔离,所以这种制程的IC只能存在一个电位的ground,即使名字有多个,电位也是一样的,在封装的时候或者在PCB上会连在一起的。
若要实现隔离,必须利用DNW、NBL、ISODNW等,但mask会多一些,成本也就高了,视具体情况吧!
发表于 2017-5-17 16:11:44 | 显示全部楼层
不错,学习了
发表于 2023-8-3 17:02:42 | 显示全部楼层


kenliu 发表于 2013-3-25 14:38
嗯,才看到这个问题,不知道还能不能不能帮上你。
双阱工艺的目的主要是通过两种杂质注入使得可控掺杂浓度 ...


学习了~
发表于 2023-8-24 17:48:04 | 显示全部楼层
个人理解:首先芯片的P-sub本身杂质太多,说以说需要单独在生长一层更干净P型外延层,所有的NMOS都是是坐在外延层上的 所以如果没有DNW,或者NBL 本身外延层跟芯片的PSUB就是软连接在一起的,所以根本就不存在所谓隔离的P 肼。
发表于 2023-9-8 15:53:10 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-9-28 04:34 , Processed in 0.019370 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表