在set_clock_latency里有提到,For generated clocks , clock source latency can be used to model the delay from master_clock to generated clock definition point. 也就是说set_clock_latency -source 是可以用来定义点到生成点的延迟。
命令里解释说 “the generated clock objects are expanded to real clocks at the time of analysis”
使用report_clock_timing报,好像各自都受各自的约束影响,但是我理解的继承不一定是约束的叠加,而是generated clock是“实时”的,就算报出来受到的只是自己的约束,但也有可能实际上继承了master_clock的属性~ 目前还是没搞懂怎么继承的……