请教一个sta问题

vlog · 发表于 2006-12-2 13:13:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

用primetime做sta，如何处理时钟问题。
比如说系统输入时钟sysclk，在digital内部经过一个clk_generator模块，产生若干时钟clk1,clk2,...,提供给digital的其他部分使用．插clk　tree时，是从clk１，clk２开始插的．clk1,clk2同源，由于设计以及delay，可能在频率和相位上有差别，做pt时该如何create_clock呢
若在clk1,clk2进行create_clock，clk tree后面的delay可以由pt计算，那么在clk_generator中的timing呢

jackzhang · 发表于 2006-12-2 20:05:35

好久不做了，我不太清楚了，有谁可以帮忙解答？

陈涛 · 发表于 2006-12-7 14:14:15

在sysclk上create_clock
在clk1,clk2,...上create_generate_clock
这样所有的时钟都从sysclk开始算timing了

dzlyl · 发表于 2006-12-8 10:07:44

期望有好的答复，我也想知道！

zhaoshida · 发表于 2008-3-31 11:17:50

create_generate_clock

请教一个sta问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

(路过看一眼)

create_generate_clock

站长推荐 /1