在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2123|回复: 6

[求助] calibre的lvs问题(1)?

[复制链接]
发表于 2012-5-6 22:12:07 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 X6J6P6 于 2012-5-6 22:19 编辑

大家好,最近在用calibre做lvs,发现如图1的违例,calibre报告版图中的某个pin,比如A是和信号线连接的,但是,却报告网表中A是和地(VSS)连接的。我也看过版图和网表,pin A的确是和信号线相连接的,但是,为什么calibre的报告却说网表中的pin是和地(VSS)连接的呢,各位遇到过这种情况吗,小弟很郁闷,谢谢各位了。

图1

图1
发表于 2012-5-6 22:55:17 | 显示全部楼层
在gui 里面查查,看看cell是不是对错了
发表于 2012-5-7 10:00:00 | 显示全部楼层
如果网表是vss,那么猜网表转的有点问题?
发表于 2012-5-7 10:19:14 | 显示全部楼层
从报告上看,版主的回答正确。但是这样好像不正确,std cell的输入pin不要直接接到VSS,需要TIE
发表于 2012-5-7 10:38:48 | 显示全部楼层
你看到网表是电路原理图,还是lvs input的cdl文件啊
如果是原理图,那么先查查cdl是否和原理图一样
另外查一下网表中是否存在同一种cell, pin A 接到VSS的情况
发表于 2013-11-11 16:22:20 | 显示全部楼层
楼主,我遇到了跟你同样的问题。请问你是怎么解决的。
发表于 2013-11-13 09:58:20 | 显示全部楼层
请问问题最后解决了吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-26 14:56 , Processed in 0.021097 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表