当clk path先通过组合逻辑时，PnR tool会把哪些gate默认为clk stop pin？

chris_li · 发表于 2012-3-27 10:57:21

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

有个design， clock path先过一段组合逻辑，然后到ICG，最后到reg的CLK pin，CTS后发现只有组合逻辑（比如AOI）的input pin前有insert sync buffer，最终的skew report很差。是不是tool把AOI这样的logic gate input pin当作clock stop pin来balance了？

有遇到过类似情况的兄弟吗？

damonzhao · 发表于 2012-3-27 11:04:32

用的神马工具？
不太可能把

陈涛 · 发表于 2012-3-27 13:26:04

检查是否把那个pin定义为leaf pin了？

[求助] 当clk path先通过组合逻辑时，PnR tool会把哪些gate默认为clk stop pin？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1