在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2414|回复: 5

[求助] verilog子模块调用问题

[复制链接]
发表于 2012-3-9 10:12:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我现在要写个子模块,但由于调用时输入信号可能是不同位数的信号,该怎么写呢?
  module  xxx(a,b,c,m,n);
       input  [m:0]a;
       input  [n:0]b;
       input  m;
       input  n;
       output [(m+n):0]c;
这样写好像不对,不知道怎么写?有人帮我不?
 楼主| 发表于 2012-3-9 10:15:10 | 显示全部楼层
快来人啊啊啊
 楼主| 发表于 2012-3-9 10:16:01 | 显示全部楼层
有人来么啊
 楼主| 发表于 2012-3-9 10:56:36 | 显示全部楼层
已经找到方法了,实例引用时加上就行
发表于 2012-3-19 07:07:19 | 显示全部楼层
use parameter or define to parameterize design
发表于 2012-3-26 16:04:49 | 显示全部楼层
强烈建议楼主去看看规范哈 简单的问题还是自己去找
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-7 03:48 , Processed in 0.022942 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表