求助vhdl+verdi混合仿真

dlb05061131

楼主，既然你都有了fsdb，那么就是ncsim混仿已经没有问题了，只不过你不会用verdi而已，看看用户手册，很容易解决你这个问题的。你应该没有在verdi里边编译设计文件。

remnant

需要指定正确的verdi pli。
对于vcs仿真器，verdi pli有3种，一种是纯verilog，一种是纯vhdl，另一种是混合hdl的(Verilog,vhdl,systemverilog)。
你需要指定混合hdl的那个，通常叫做*_mhpi_*，对于其它仿真器也是类似的。
楼主可以看一下verdi安装目录下的PLI目录，就知道了。
对于verdi2010.07版本，当使用ius仿真器时，可以指定PLI，也就是LD_LIBRARY_PATH为pli目录下的IUS（大写），就可以支持mixed hdl了。如果是vcs或vcs_mx则可以指定VCS(大写)，但是这个大写VCS目前还是beta，会出现一个warning，所以还是推荐前面那种指定*_mhpi_*的pli。

remnant

另外说一句，回帖要负责任，不知道的不要瞎说。

zhang2000

楼上应该是对的  
modelsim + verdi   仿真.v和.vhd   调用两个不同的pli

cheernixue

12楼完全正确，我碰到过这种问题