在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3643|回复: 3

[求助] 怎样用modelsim对system verilog进行仿真?

[复制链接]
发表于 2011-9-23 11:05:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本人在用system verilog进行仿真,使用的是modelsim10.0版本,该版本支持system verilog仿真,但是我按照仿真verilog的方法进行仿真时却不成功,请问应该如何用system verilog进行仿真呢?
发表于 2011-9-23 14:29:26 | 显示全部楼层
首先确定是否是付费版,Altera Modelsim等免费版是不支持的.

其次能否说说怎么不成功?报的什么错?
发表于 2011-9-25 13:27:37 | 显示全部楼层
SV就是V的升级版本,除了增加了很多面向对象的东西,基本类似,也许还是你编写的测试平台有问题,正如楼上所言,最好列举出错误的详细信息,才能让人帮你解决问题。
发表于 2011-9-26 10:22:34 | 显示全部楼层
modelsim只支持sv里面的部分feature,要支持全部的要用questasim
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

X

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 18:06 , Processed in 0.031571 second(s), 9 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表