在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2888|回复: 3

请教一个AXI协议问题

[复制链接]
发表于 2011-8-17 16:27:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
为什么协议中要求:在master和slave的接口中,input和output信号之间不能有组合路径。
这个要求的目的是什么?

                               
登录/注册后可看大图
       

                               
登录/注册后可看大图
       

                               
登录/注册后可看大图
发表于 2011-8-17 23:49:50 | 显示全部楼层
兄弟,你说的是协议的哪个部分,明确点,谢谢
 楼主| 发表于 2011-8-18 09:27:16 | 显示全部楼层
There must be no combinatorial paths between input and output signals on both master and slave interfaces.
协议中两个地方有 3.1 handshake process 和 11.1.1 clock
发表于 2020-6-3 16:33:00 | 显示全部楼层
这句话考察的是英语理解能力。大部分人一看还以为是在master和slave之间不能插入组合逻辑电路。它的意思是说,在master或者slave的任何一方,对应的input和output之间不要有组合逻辑通路,因为有可能导致组合回路。尤其是valid和ready握手的时候,你想想如果对于master而言,如果输出的valid信号和ready信号有组合通路的话,极有可能会发生valid信号要等ready信号为高的时候,valid信号才能为高。而对于slave那边又在等master信号的valid信号,才能输出ready信号,这时候就会出现死锁现象哦

前辈们我也看到这句话不理解了,上面是网上找到的两年前有个人回答的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 19:55 , Processed in 0.019395 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表