在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5698|回复: 3

[求助] 关于VCS编译xilinx库

[复制链接]
发表于 2011-3-29 17:00:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在网上找到一种方法(下面),试了后不得行,请问怎样设置vcs才能调用xilinx的库及ip core呢
vcs -Mupdate -F srcfiles
where srcfiles is a file that has your verilog source files listed in it. An example srcfile:
your_testbench.v
../chip/your_source1.v
../chip/your_source2.v
c:/Xilinx_8.1/verilog/src/glbl.v   //提示这个文件打不开???
-y c:/xilinx/verilog/src/unisims
发表于 2011-5-13 11:58:06 | 显示全部楼层
回复 1# huanguestc002


    设置vcs才能调用xilinx的库及ip core呢
-------如果是VCS2008的版本,应该是在ISE的lib/lin里面调用ISE的工具来编译对应于VCS的库,这样就可以在VCS中进行调用了。。。
发表于 2011-11-30 14:34:00 | 显示全部楼层
学习学习
发表于 2012-2-6 23:30:35 | 显示全部楼层
下载下来学习学习
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 08:50 , Processed in 0.021783 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表