在dftadvisor怎样复用逻辑?

jiazhuliang · 发表于 2011-2-25 15:14:38

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

如果用的标准单元库没有多时钟dff单元,如果dff是高频且是内部PLL产生hclk,在IO只有
只有lclk,那么用来做scan 的时钟肯定是用lclk,那么工具会在dff的时钟端会用一个mux去选择是
hclk 和lclk,否则这些高频dff就没法插入扫描链.请问怎么在dftadvisor去控制?

GloriaChung · 发表于 2011-3-2 14:11:08

你的思路本身就有问题吧。
每个DFF前面加一个mux选择clock，mux+额外的一个clock tree，得增加多少面积呀。
正常的做法是在clock的源端进行快慢时钟选择，后面的clock tree用同一个。

manu2110 · 发表于 2011-3-4 03:53:01

so toughf.....

jiazhuliang · 发表于 2011-3-4 09:36:46

"你的思路本身就有问题吧。
每个DFF前面加一个mux选择clock，mux+额外的一个clock tree，得增加多少面积呀。
正常的做法是在clock的源端进行快慢时钟选择，后面的clock tree用同一个。 "
三楼说得确实很有道理,
但是如果在一个芯片中,有几个时钟,有高速的也有低速的,如高速的400~500MHz,而且又占
了整个设计的80%,且是由内部PLL产生,必须得复用低频时钟,mux加在高频时钟树的根节点,这样
不需要插入大量的mux单元,只是低频率时钟树的平横问题.

[讨论] 在dftadvisor怎样复用逻辑?

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2