设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › FPGA设计全流程
返回列表 发新帖
查看: 1633|回复: 6

[资料] FPGA设计全流程

[复制链接]
mickey2011
发表于 2010-12-27 09:29:38 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要 登录 才可以下载或查看，没有账号？注册

x
modelsim-->core generator-->synplify.pro synthesis HDL and inner core-->综合后项目执行。

FPGA设计全流程.pdf (235.89 KB, 下载次数: 58 )
inner, 设计, 项目执行

相关帖子
回复

举报

gliang1986
发表于 2010-12-27 10:26:35 | 显示全部楼层
正需要，学习学习
回复 支持 反对

举报

zh123456789
发表于 2010-12-27 22:57:13 | 显示全部楼层
谢谢啊
回复 支持 反对

举报

chujn
发表于 2010-12-29 08:13:33 | 显示全部楼层
下来看看，谢谢。
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

xjtuwsf
发表于 2011-1-11 10:07:34 | 显示全部楼层
谢谢sharing
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

caichengcc
发表于 2011-1-11 10:09:21 | 显示全部楼层
不错的资料
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

ningwei8027
发表于 2011-1-11 11:02:30 | 显示全部楼层
dddddddddd
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-20 07:10 , Processed in 0.086644 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表