全差分运放闭环使用的反馈电阻

bsaqycx · 发表于 2010-11-16 14:41:55

您需要登录才可以下载或查看，没有账号？注册

x

取值一般是输出级电阻的3倍以上，但是不清楚这么做的用意。请各位指教！
PS：共模反馈时，一般都会用两个串联的大电阻连接在两输出端之间，并且还有两个小电容并联在电阻上。不明白这两个小电容的作用，请教！

vdslafe · 发表于 2010-11-16 15:30:44

反馈电阻由噪声决定的
那两个电容是提供高频路径

bsaqycx · 发表于 2010-11-16 18:01:02

反馈电阻由噪声决定的-------------定性可以理解，但是如何定量。而且从仿真结果看，反馈电阻的大小也会改变闭环的带宽。
那两个电容是提供高频路径-------请教一下如何确定这个值。这两个电容是不是也会影响共模反馈回路的频率效应。仿真结果显示，这两个电容会影响共模反馈回路的相位裕度。

bluess · 发表于 2010-11-16 18:38:08

you got it!

zhouyan_730 · 发表于 2010-11-16 18:53:39

牛人、好人

lvbenqiang123 · 发表于 2013-12-6 00:01:00

请问你说的3倍是输出级阻抗的三倍吗？为什么呢？求解释

bananawolf · 发表于 2013-12-6 07:56:29

3倍都太小了，10倍都没什么问题。不然dc gain会减小。

buckaroo · 发表于 2013-12-6 14:52:03

电阻太小，影响gain;
并电容的目的是引入零点，改善CMFB loop的phase margin

梦想天空123 · 发表于 2016-5-5 22:33:23

学习了

zhang_asic · 发表于 2016-7-29 10:38:40

xuexile

[求助] 全差分运放闭环使用的反馈电阻