为什么还要做gate-level simulation

xiaoxiaoshi · 发表于 2011-1-20 21:00:40

2楼说的最对

eric_luo · 发表于 2011-1-27 16:50:12

CDC，Post－sim都是double checking,前些年做得少，但随着设计越来越大，越来越复杂，也越来越有必要做。
但一般做post－sim都只选择1－2个general的case做，一来速度慢，二来也没有必要全部回归。

jasonL · 发表于 2011-2-20 17:10:55

Synthesis and optimization the design...

feiying_cq · 发表于 2011-2-21 03:40:37

还有一点就是功耗分析，在门级更精确些

yuanpin318 · 发表于 2011-2-21 09:38:53

agree with feiying_cq

jjzhang · 发表于 2011-2-21 10:11:37

回复 1# yuanpin318

gate level仿真还是很重要的，对比无误只是表象的，最重要的是因为使用gate level之后副加上了很多物理性能，更接近实际

ljxpjpjljx · 发表于 2011-2-21 10:31:31

主要是因为STA得CONSTRAIN是人写的，怕出错！
另外跨CLOCK Domain得检查后仿要做的！

yuanpin318 · 发表于 2011-2-21 10:44:41

In fact, I haven't found the bugs in pos-sim, so doubt.

blackAJ · 发表于 2011-2-22 18:46:16

大東西postsim做不來那個複雜度太高花時間太長跑個reset flow check一下就可以.

[求助] 为什么还要做gate-level simulation