在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2409|回复: 3

[求助] 关于电路优化的问题

[复制链接]
发表于 2010-10-16 22:57:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近遇到这样一个问题,4bit的a和b按位相加,比如a1+b1,a2+b2,a3+b3,a4+b4;这四个数相加的结果进行比较,然后将最大的值输出,这个可以用组合电路的形式来实现,但是如果a和b的值没四个周期才发生一次变化。考虑面积的因素,用时序电路怎样来实现,使电路结构达到最优?哪位高人指导一下?不胜感谢
 楼主| 发表于 2010-10-17 21:48:50 | 显示全部楼层
难道没有哪位高人帮忙指点下吗?跪求啊!!!!!!
发表于 2010-10-19 16:57:18 | 显示全部楼层
HKJHKJKJKJKJK
发表于 2010-10-24 13:45:17 | 显示全部楼层
3个移位寄存器+一个加法器
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-30 13:43 , Processed in 0.023195 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表