设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 还是Verilog的问题 ^_^ 盼高手解答～～～
12
返回列表 发新帖
楼主: quxunzheng

还是Verilog的问题 ^_^ 盼高手解答～～～

[复制链接]
hnchentao
发表于 2007-5-25 19:25:45 | 显示全部楼层
不懂啦啊啊啊啊啊啊
回复 支持 反对

举报

yangyuf
发表于 2007-5-26 10:24:38 | 显示全部楼层
模块例化的输出是不能加& | ~等逻辑的，就是输入端口也不建议在例化的时候直接加。
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

sailyang
发表于 2007-5-26 18:27:36 | 显示全部楼层
我只是觉得这个程序还有其它很多错误,通过不过test
回复 支持 反对

举报

霡霂
发表于 2007-5-28 21:06:35 | 显示全部楼层
估计是楼主拿的资料有误
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

2966995
发表于 2007-5-28 22:48:44 | 显示全部楼层
好好好东西呀
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

2966995
发表于 2007-5-28 22:50:07 | 显示全部楼层
ddddddddddddddddddddddddddddddddddddd
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 09:29 , Processed in 0.018606 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表