关于BuildGates综合的问题

windl32 · 发表于 2010-6-30 20:34:45

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请问各位高手，我的设计中通过PIN输入时钟clk，经分频输出clk_div，综合时用set_generated_clock对clk_div进行约束，设计还有一些输入输出端口属于clk_div的时钟域，如果我希望对这些端口设置set_input_delay和set_external_delay，该怎么加呢，我看BuildGates的文档，set_generated_clock约束的时钟是不能设置set_input_delay和set_external_delay的。希望高手解答，谢谢！！

mortezajon · 发表于 2010-7-6 01:48:21

[求助] 关于BuildGates综合的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2