在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4358|回复: 6

[讨论] 模拟版图的小空白处怎么处理?

[复制链接]
发表于 2010-3-24 10:15:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
(新手请教最近在画模拟版图,drc、lvs已过,且优化,然后模块之间还有一些 10u 左右宽的通道但是不长的空挡,应该怎么处理呢?
  1、打满sub?
  2、继续把模块压紧?(现在做成的方形,压的话肯定是会变形的)
  3、留着?
  请有经验的大虾指教一下处理的经验啊,怎么让组长和领导满意呢
发表于 2010-3-26 09:42:48 | 显示全部楼层
我觉得1或者3,2的话费时费心
发表于 2010-3-27 07:40:02 | 显示全部楼层
我会选择1
发表于 2010-3-31 10:10:27 | 显示全部楼层
当然sub了,这样看起来好看。
发表于 2010-4-1 00:04:18 | 显示全部楼层
sub or dummy
 楼主| 发表于 2010-4-1 12:32:13 | 显示全部楼层
今天遇到两个 50x1.4 x200 的管子匹配,只能用 metal 1 和 2 ,但是要求 matel 不能跨gate
这样就要把两排拉开走排线 ,增高不少啊!
     有没有什么神奇的画法?
发表于 2010-4-27 16:06:47 | 显示全部楼层
当然是1喽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-12 13:38 , Processed in 0.022599 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表