在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3462|回复: 1

[求助] 关于SDF文件中clock PAD延时的问题

[复制链接]
发表于 2010-3-17 22:34:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在DC中综合后,打开SDF文件,发现时钟输入PAD的延时很大,其他同样的输入PAD的延时就很小。(如下面所示),我综合时钟才100ns,但是延时有几百ns,请问各位高手,是不是DC的约束中出现问题了啊?请问什么样的约束语句对他的延时有影响啊?
(CELL
  (CELLTYPE "PISW")
  (INSTANCE uA_HRESETn_PAD)
  (DELAY
    (ABSOLUTE
    (IOPATH PAD C (0.338:1.243:1.243) (0.639:1.358:1.358))
    )
  )
)
(CELL
  (CELLTYPE "PISW")
  (INSTANCE uHCLK_PAD)
  (DELAY
    (ABSOLUTE
    (IOPATH PAD C (180.567:349.623:349.623) (205.938:406.673:406.673))
    )
  )
)
发表于 2010-3-18 10:58:51 | 显示全部楼层
不太清楚, 是不是由于 input delay设的太大了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-26 04:19 , Processed in 0.023102 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表