设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 设计讨论 › 一个有关带隙基准的问题
1234
返回列表 发新帖
楼主: shadow_cuk

[求助] 一个有关带隙基准的问题

[复制链接]
gary145
发表于 2010-7-25 14:33:25 | 显示全部楼层
28#正解
回复 支持 反对

举报

steve_guo_1997
发表于 2010-7-26 13:07:33 | 显示全部楼层
29# peterlin2010
感觉会是个latch，DC处就已经正反馈了。
回复 支持 反对

举报

widlarfan
发表于 2010-7-28 05:03:30 | 显示全部楼层
absolutely no
回复 支持 反对

举报

122013137
发表于 2010-7-28 12:39:00 | 显示全部楼层
多环路稳定性分析的时候，难
回复 支持 反对

举报

WEN_AMY
发表于 2012-12-14 17:24:00 | 显示全部楼层
回复 27# afujian

11.15图接反，是因为M1,M2又引入了一个负反馈，所以运放的输入端自然就也要反接了
EETOP创芯人才网简历投递入口
回复 支持 1 反对 0

举报

发表于 2012-12-14 23:24:00 | 显示全部楼层
大家都回答的不错，加深理解
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

flyfern
发表于 2021-7-5 15:08:57 | 显示全部楼层
多谢，学到了
EETOP创芯人才网简历投递入口
回复 支持 反对

举报

1234
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-2-25 21:09 , Processed in 0.020063 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表