探讨关于SOC仿真

dzlyl · 发表于 2006-7-31 10:03:38

您需要登录才可以下载或查看，没有账号？注册

x

如果我的设计规模较大（100万门以上），其中有使用别人的IP，有综合后的网表，有自己全定制设计的数模电路，有用VERILOGA写的模型，请问应该用什么方法做联合仿真？我的仿真时间很长，要在100ms量级，有什么可以加快速度的好软件或方法吗？

我是浪子 · 发表于 2006-7-31 10:20:44

gate级的仿真，nc－verilog或vcs都还挺快。100ms是挺长的！
对于数摸接口的地方，可能需要用hspice做仿真，只做接口，时间应该还是挺快。
别人的IP应该用的是仿真model吧。

dzlyl · 发表于 2006-8-1 09:44:52

有没有人用过CADENCE的AMS仿真，我试过，不是很好用？

jackyliuli · 发表于 2007-6-12 09:38:38

nc ---是能做 GATE 级别的仿真吗？

霡霂 · 发表于 2007-6-13 17:03:16

modelsim仿真个人觉得也可以只不过只能是数字仿真了呵呵

站长推荐 /1