后仿真时出现如下问题

wakingbefore

# ** Warning: VitalGlitch: GLITCH Detected on port O ; Preempted Future Value := X @ 2999995.1 ns; Newly Scheduled Value := 0 @ 2999995.2 ns;
#    Time: 2999995 ns  Iteration: 0  Instance: /test_uart/u0/u1/U10

后仿真时很多如上的Warning，平均每几ns就出一次，问题出在一个分频模块，将一个66.66MHz的时钟先2分频，然后再将2分频时钟1718分频，DC综合后slack都满足，就是ModelSim仿真时出现以上很多的Warning，分频后的时钟中间出现了不定值“X”，导致我传数据时，10位穿行数最好一位为“X”。
那位遇到同样问题的，麻烦帮忙解决下

jery_cn

是不是分频电路里,很多FIFO没有初始值导致仿真死掉?

wakingbefore

2楼谢谢了，已经解决了，确实是很多FIFO没复初值，复过以后就好了
不过自己把testbench也修改了一下，才实现的，问题在testbench时钟与实际产生的时钟存在位移偏差