在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 3106|回复: 5

读the art of electronics(电子学)书中,遇到的一些具体疑问,求助。

[复制链接]
发表于 2009-9-23 10:24:43 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
《the art of electronics》中文版P22页中的一段话,如下附图所示,其中红色标识的这两句话没理解,为什么意味着“信号通路上缺少一个电阻负载,”“或必须减小信号通路上的源电阻”?请教各位! Snap1.png

[ 本帖最后由 Kevin_lk 于 2009-9-23 10:31 编辑 ]
发表于 2009-9-23 12:19:11 | 显示全部楼层
干扰通道的C和信号通道上的有效负载构成了一个RC微分电路。如果有个跳变信号在干扰源上,信号通道的负载就相当于微分电路R上的波形。减小RC时间常数就可以减小加到负载上的有效干扰信号。要么减小C(与干扰源屏蔽或者远离),要么减小信号通路上的有效负载(减小源电阻,或者减小负载电阻)。通常CMOS电路的输入是高阻的,增加一个负载电阻可以减小信号通路上的输入阻抗。
 楼主| 发表于 2009-9-23 15:38:37 | 显示全部楼层


原帖由 sun_ic 于 2009-9-23 12:19 发表 干扰通道的C和信号通道上的有效负载构成了一个RC微分电路。如果有个跳变信号在干扰源上,信号通道的负载就相当于微分电路R上的波形。减小RC时间常数就可以减小加到负载上的有效干扰信号。要么减小C(与干扰源屏蔽或者 ...



sun_ic,谢谢先。明白了一些!

你所说的“减小RC时间常数就可以减小加到负载上的有效干扰信号”具体指什么。
减少RC常数,实际是使充放电时间更短,充放电的波形更窄,应该并不减少干扰信号的幅度。怎么理解你所说的这句话呢?

“增加一个负载电阻可以减小信号通路上的输入阻抗”,这里对于高阻输入的cmos电路,“增加”具体应该是并联一个负载电阻吧,不知我理解对否?
发表于 2009-9-24 05:57:53 | 显示全部楼层
感觉只是用RC的微分模型还不足以描述干扰的真正影响。如果只是抽象出RC模型的话,在时域上分析,干扰通道上的时间常数的减少,可以减少实际干扰的有效“能量”-- 即减少持续时间。理论上讲peak值减少不了。但由于器件的输入还有信号通路也有容性。可以简单的在频域直观的分析一下:如果负载电阻是无限大,则是一个电容的分压电路。不管什么频率的干扰都会加在输入端。加上一个负载电阻,相当于把一个“高通”滤波器的截止频率推向高端。这样“低频”的干扰就被削减了。当然实际的模型比这复杂。只要定性的看出趋势就可了。

作为负载是并联在输入的高阻上。
 楼主| 发表于 2009-9-24 08:55:17 | 显示全部楼层
多谢,
发表于 2019-4-13 11:23:58 | 显示全部楼层
学习了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-24 00:09 , Processed in 0.023373 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表