设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证讨论 › [请教]关于sta

发新帖

查看: 3621|回复: 0

[请教]关于sta

发表于 2009-4-30 12:47:00 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

请教一下各位大虾，我做sta check的时候，clock tree delay是从哪里来的？直接从SDF里面抽出来的吗？还是通过工具，基于SDF里面的一些值计算出来的？
clock pessimism 的值从哪里来的？
谢谢

我现在的问题是，分公司的人和我用一个SDF，出了这两个值以外，其他值都一样。导致report出来的violation不一样。
不知道怎么回事

report, 大虾, 分公司

相关帖子

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-18 19:59 , Processed in 0.018218 second(s), 11 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表