在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5064|回复: 7

在做采样保持电路遇到的问题,望高手指点迷津

[复制链接]
发表于 2009-4-28 17:28:39 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

输入信号47M

输入信号47M

输入信号25M

输入信号25M

各位大侠,小弟现在在做采样保持电路,100M的采样速率下,出来的波形图如上图所示,第一图是输入信号为47M时的图,第二图是输入信号为25M时的图,可以看出左面的台阶和右面的台阶不太一样,为什么啊?还有台阶不是很平,有尖锋,而且随着输入电压增大剑锋变得越明显,这又是为什么呢?忘高手指点,谢谢!

[ 本帖最后由 sunery 于 2009-4-28 19:52 编辑 ]
发表于 2009-4-28 21:08:07 | 显示全部楼层
how bout its setting time, SNR, SFDR??
发表于 2009-4-30 13:41:52 | 显示全部楼层
为什么没有清零项
 楼主| 发表于 2009-4-30 21:19:44 | 显示全部楼层
发表于 2009-5-1 08:28:10 | 显示全部楼层

问题

好像你的是有问题的,有脉冲应该是相位太小吧
发表于 2009-5-1 21:48:18 | 显示全部楼层
好,谢谢!
 楼主| 发表于 2009-5-2 00:24:05 | 显示全部楼层


原帖由 navy_wuhaijun 于 2009-5-1 08:28 发表
好像你的是有问题的,有脉冲应该是相位太小吧


这位朋友,很感谢你的解答,你说的没错,调高相位裕度后整个电路有改善,但是在我反复调整以后SFDR还是在60多70左右,我觉得是增益比较低吧,还有开关(主要是CMOS开关)不理想,NMOS和PMOS不匹配造成这样的结果吧,因为我的bootstrapped开关SFDR有90多DB100DB左右样子吧。另一个重要问题是现在已经解决了采样后曲线上半部分台阶很平但是下半部分却呈现台阶不平有尖峰的情形,这是造成SFDR比较低的原因之一吧,我现在没弄明白出现这种情况的原因是什么,是输出摆幅上下不对称的原因吗?望高手指点迷津,谢谢!
发表于 2015-4-11 15:51:19 | 显示全部楼层
楼主,我想问问你怎么调的bootstrapped开关SFDR达到100dB,多谢了,因为我现在真的很困惑,拜托
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 08:38 , Processed in 0.025194 second(s), 11 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表