Xilinx的FPGA中实现的三个步骤的实际含义和post-translate与post-map之间区别的困惑

zhj1985

Xilinx公司器件的实现(Implement)主要分为三个步骤：Translate,Map,Place & Route。在Xilinx ISE Help中对它们的定义如下：
1
The Translate process merges all of the input netlists and design constraints and outputs a Xilinx native generic database (NGD) file, which describes the logical design reduced to Xilinx primitives.
2
The Map process maps the logic defined by an NGD file into FPGA elements, such as CLBs and IOBs.
3
The Place and Route process takes a mapped NCD file, places and routes the design, and produces an NCD file that is used as input for bitstream generation.
那么我的理解是translate是把XST综合出来的网表翻译成了更接近Xilinx底层元件的逻辑结构(就是说XST综合出来的结构是通用逻辑形式，不涉及Xilinx特殊结构)，而MAP是把这些底层结构映射到诸如CLB和IOB结构，最后Place and Route对这些CLB和IOB进行布局布线。
但问题在于一篇介绍"ISE中四种不同类型的仿真"的文中这么写到：
“（1）功能仿真用来验证设计的功能是否正确；
（2）post-translate 仿真用来验证设计的基于原语延时；
（3）post-map 仿真用来仿真基于原语延时和网络延时；
（4）post-PAR 仿真在post-map 仿真的基础上加入了输入输出和布线延时。
”
我不理解什么是“post-map 仿真用来仿真基于原语延时和网络延时”，“网络延时指什么”，按照上述分析，map后电路结构是基于CLB和IOB结构的吧。那么这里的网络延时是不是指在每个SLICE中的延时？

不知道上述分析中我有哪些概念错误，欢迎指正探讨