设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Fundamentals of Digital Logic with Verilog Design(2n ...

1 2 34 / 4 页

发新帖

楼主: tterry1234

Fundamentals of Digital Logic with Verilog Design(2nd) Verilog_code

发表于 2013-1-7 09:27:17 | 显示全部楼层

thanks for the codes

回复支持反对

发表于 2018-5-22 16:22:44 | 显示全部楼层

thank you

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2018-5-23 14:51:27 | 显示全部楼层

DEBUG RTL code,
thx for sharing

回复支持反对

1 2 34 / 4 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-19 01:41 , Processed in 0.014542 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表