在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 13594|回复: 32

Fundamentals of Digital Logic with Verilog Design(2nd) Verilog_code

[复制链接]
发表于 2009-2-25 23:31:52 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Fundamentals of Digital Logic with Verilog Design(2nd)(Stephen Brown Zvonko Vranesic) Verilog_code

Verilog_code.rar

41 KB, 下载次数: 108 , 下载积分: 资产 -2 信元, 下载支出 2 信元

头像被屏蔽
发表于 2009-2-26 08:41:25 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2009-2-26 10:04:13 | 显示全部楼层
俺英文不好,楼主多做说明,谢谢
发表于 2009-3-25 10:45:28 | 显示全部楼层
:hug: :hug:
发表于 2009-3-25 15:07:27 | 显示全部楼层
谢谢:lol:lol:lol:lol:lol:lol:lol:lol
发表于 2009-9-1 01:09:34 | 显示全部楼层
好像不错
发表于 2009-11-16 14:39:37 | 显示全部楼层
很好 謝謝大大分享,.....
发表于 2009-11-23 08:49:44 | 显示全部楼层
Thanks a lot.
发表于 2009-11-23 22:32:20 | 显示全部楼层
习题代码?
发表于 2009-11-29 08:41:54 | 显示全部楼层
学习中,谢谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-6 10:01 , Processed in 0.022439 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表