DC的一个错误

basai1

打开design analyzer后，当我read一个VHDL/verilog文件时就会出错退出
error：id=445313
the tool has just encountered a fatal error:
If you encountered this fatal error when using the most recent Synopsys releas,submit this stack trace and a test case that reproduces the problem to the synopsys support
Ftal: Internal system error, can not recover

不知道哪位大侠遇到过这种问题，帮小弟看一下问题出在哪儿，感激不尽

1985

没办法。。兼容性问题。。。。用脚本吧。。呵呵 。。。。比GUI好。

armingnet

呵呵，赞成楼上的意见。不要用GUI了，写脚本吧，又快又方便

niulinux

初学者，也来看看