如何保证RTL设计与综合后网表的一致性

walker · 发表于 2008-11-14 16:45:50

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

文章简介：在超大规模数字集成电路的设计中，我们使用逻辑综合工具来完成从RTL设计到门级网表的转化。我们希望它综合出的门级网表与我们的RTL设计在逻辑和时序上完全一致。但是某些书写风格和设计思路却会造成两者不一致的情况，降低我们的工作效率。本文列举了三种RTL设计与综合后网表不一致的情况，并给出了解决方法．我们以Design Compiler为例，来说明设计RTL时应该注意的问题。在仿真和调试时，我们使用了NC-Verilog和Debussy.

create · 发表于 2008-11-15 18:28:11

谢谢！

edayz · 发表于 2011-5-6 16:32:11

xie xie !

yaoyaobluefox · 发表于 2011-6-21 23:17:14

thanks for sharing

lingz2010 · 发表于 2011-6-22 09:03:15

谢谢分享

如何保证RTL设计与综合后网表的一致性

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /2