在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2039|回复: 3

基于FPGA 的八位RISC CPU 的设计

[复制链接]
发表于 2008-7-24 10:36:50 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
从CPU 的总体结构到局部功能的实现采用了自顶向下的设计方法和模块化的设计思想, 利用Xilinx 公司的Spartan II 系列FPGA, 设计实现了八位CPU 软核。在FPGA 内部不仅实现了CPU 必需的算术逻辑器、寄存器堆、指令缓冲、跳转计数、指令集,而且针对FPGA 内部的结构特点对设计进行了地址和数据的优化。
发表于 2009-4-27 22:58:53 | 显示全部楼层
谢谢了!!!
发表于 2009-5-23 19:34:30 | 显示全部楼层

thank for share

thank for share
发表于 2009-6-30 15:46:38 | 显示全部楼层
谢谢分享!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 11:08 , Processed in 0.030472 second(s), 12 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表