在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2258|回复: 2

综合频率与芯片测试频率相差很大

[复制链接]
发表于 2008-5-29 16:26:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
综合频率100多M
流片的芯片测试频率最高能到50M
请问为什么相差这么大啊?
发表于 2008-6-3 13:20:01 | 显示全部楼层
楼主的意思是说流片出来的芯片实际测试只能到50M,达不到预定的频率100M吗?
那只能说明在PR的时候timing没有修好,约束加100M(当然还需要留一些余量),做好clock tree,然后看pr报告,和sta分析报告,
对于没有met的path要重点修正以达到设计要求.所有的timing path都修干净了再去流片,生产出来就能满足要求.
当然,如果综合的时候都达不到100M(留一些余量,比如110M),那么就需要修改设计了.
发表于 2008-6-3 15:00:21 | 显示全部楼层
可能是后端没有做好的 原因吧,时序没做好,所以频率没有综合的高
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-16 18:31 , Processed in 0.018556 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表