仿真时出现不定状态请教

becoll · 发表于 2008-5-6 11:10:08

您需要登录才可以下载或查看，没有账号？注册

x

我在仿真时多条信号出现了不定状态，有的逻辑向量类型的信号部分位上也是不定状态，遇到这种情况应该从哪些方面考虑解决呢？

rewkie · 发表于 2008-5-6 12:26:38

所有的register必要有reset！！！

hwlyic · 发表于 2008-5-7 07:45:01

时序逻辑必须有reset复位，组合逻辑尽量使用同一个时钟域的信号进行运算；
另外RAM必须先写再读，不定态信号做累加时，累加和是会传递不定态的，但如果不定态信号用于做信号比较，则不定态无法传递

robberxiong · 发表于 2008-5-7 07:46:37

楼上的说的设计原则很对！不错

angelojiang · 发表于 2008-5-8 09:50:51

你可以trace 一下不定态的source

感觉能够出不定态的情况有以下