在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 4283|回复: 7

Synplify综合问题

[复制链接]
发表于 2003-7-20 23:02:59 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
[这个贴子最后由mrqingfeng在 2003/07/20 11:04pm 第 1 次编辑]

我用Synplify 7.0综合一VHDL时,当用Lattice片子时,综合一切正常,为什么在选用Altera的时候会出现:
  Net cao1 appears to be a clock source which was not identified .assuming default from frequency. 的警告
cao1是供下级使用的分频信号。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 ) |网站地图

GMT+8, 2025-10-17 03:33 , Processed in 0.020510 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表