verilog定义reg时的初值问题

教父

就你上面的两种说法第一种还靠谱点，REG的初始值是你在代码中赋予的，复位后不都是0， 你可以给定是0活着1，如果不给定初始值， 复位后就是不定态，这个不定态就会在复位后逐级传递到后面。