在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 3647|回复: 9

[求助] DAC输出接近VDD时阶梯恶化如何解决?

[复制链接]
发表于 2012-2-18 07:18:49 | 显示全部楼层
确定运放工作在rail-rail范围内,增益变化多少?5V,8bit的DAC最大输出应该是4.98V左右,看看switch的P管size够不够,采样settling时间够不够
回复 支持 反对

使用道具 举报

发表于 2012-2-19 08:22:05 | 显示全部楼层



全0的时候输出18mv,说明有offset,为啥不想着消除offset而要去做最大电压到5V?,确定你的运放在rail-rail情况下工作完好?增益和带宽满足要求?看看有没有gain error? 要是有gain error的话,也不能做到rail - rail。 switch size, load cap,resistor value and clock frequency,自己折中吧
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-21 02:42 , Processed in 0.014674 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表