一个DDR3初始化失败的问题

dongdong602

fpga用的altera的S5，ddr3用的三星的K4B1G1646G-BCH9。quartus13.1例化了一个ddr3 controller ，把example工程下载到板子上，local_init_done未拉高，后来加了debug_toolkit提示是校准失败，感觉应该是board_parameter设置的不对，有大神帮忙看看是哪里有问题么，或者下一步应该怎么调试

dongdong602

自己定一个，因为是第一次调试ddr3，也不知道该怎么调试

dongdong602

有人帮帮我吗？告诉我下一步该怎么调试就行

dongdong602

自己顶一下，别沉了

dongdong602

   

好好看看手册，初始化的问题会解决的
wucaidai 发表于 2015-12-6 21:02

                               
登录/注册后可看大图

    我已经对照datasheet已经设置一遍了，你能帮我看看我大概哪里设置的有问题么

dongdong602

我发现一个问题：对于uniphy来说，oct_rzqin引脚是不是必须要接一个电阻啊？如果不接，悬空是不是会导致初始化失败？如果必须接的话，是要接多大阻值的呢？是不是240ohm

dongdong602

   

回复  dongdong602
楼主这个问题解决了吗。
我和楼主遇到了一样的问题。
in3ity 发表于 2015-12-18 11:22

                               
登录/注册后可看大图

       没解决啊，现在我在不断调整board parameter，没别的办法啊。
       仿真都是好好的，所以我觉得应该不是phy和controller设置错的，
       你要是发现啥问题也告诉我呗，没准咱俩是一个问题呢

dongdong602

   

回复  dongdong602
楼主这个问题解决了吗。
我和楼主遇到了一样的问题。
in3ity 发表于 2015-12-18 11:22

                               
登录/注册后可看大图

    还没有解决，你有什么好的调试方法么，或者你发现是什么问题呢，可以交流一下啊

dongdong602

   

回复  dongdong602

我的qq是475615461
in3ity 发表于 2015-12-21 15:55

                               
登录/注册后可看大图

    等下加你qq。我的是395871491

dongdong602

   

回复  dongdong602

虽然没用过Altera，但是感觉你这个rzqin应该是ZQ校准的参考时钟，应该是要接个标准的 ...
linghuqiubai 发表于 2015-12-21 17:59

                               
登录/注册后可看大图

    是同一个。因为是自己设计的板子，在ddr3的片子有zq的端口，在那里接了一个240ohm的电阻，而在fpga端没有接。。。感觉应该是对的，这两天我又找了几块成熟设计的板子，也是这么设计硬件的，所以又感到这块是不是没问题