[求助]多级多驱动时钟 sdc 如何约束

upsidedown

所有时钟源分别创建肯定是最自然最严谨最可靠的方式。因为不同时钟源不只有频率的区别，而duty cycle/jitter/lantecy/transition/phase等因素带来的影响也需要考虑，低频时钟也可能会是更恶劣的情形。
另外分别创建时钟可以精细控制各个时钟与不同逻辑模块的false path或asynchronous约束（不同应用场景有可能只是特定时钟驱动特定模块工作，其他模块不工作）。
如果芯片时钟网络结构很简单，或不了解各时钟源除频率以外的其他属性，可以在最后的mux输出创建一个时钟（使用非常保守的属性）来覆盖最恶劣情况。