求教：多个信号对一个计数器置零的问题。（VHDL）

zhangtaozt · 发表于 2011-3-25 10:10:21

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 zhangtaozt 于 2011-3-25 10:47 编辑

在count_d 计数的过程中，需要多个信号对其置零。具体情况如图所示，我自己编了一下，但综合的时候说不能综合，是个很坏的同步描述。请高手指点一二，这个应该怎么编要好一些呢？ QQ截图未命名.jpg

zhangtaozt · 发表于 2011-3-25 10:50:28

回复 2# acgoal

谢谢你，可是并不是所有的下降沿都对count_d置零，那又该怎么写代码呢？

zhangtaozt · 发表于 2011-3-25 11:22:28

回复 4# nothing110

就是ready_d的第四个下降沿不复位，其他下降沿都复位。

zhangtaozt · 发表于 2011-3-26 10:11:33

回复 7# acgoal

好的，谢谢。

账号		自动登录	找回密码
密码			注册

[原创] 求教：多个信号对一个计数器置零的问题。（VHDL）