[原创] 双端口RAM的问题

[复制链接]

chenzhao.ee

发表于 2011-8-1 11:46:49 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

双端口RAM同时对同一地址读写，两个输入时钟是同频同相位，那么这个时候会不会造成RAM的读写冲突？要在设计当中避免这种情况？芯片综合之后的netlist关掉timing check仿真功能正确，发现此时读出的值是该地址上次写入的值而非同时写入的值，但是PR之后的post-sim时候，由于在RAM的仿真文件当中有关于两个clk跳变沿不能相距太近的(3ns)检查，所以此时读出的数据为X，那么真实的RAM是如何处理这种情况的？

check, 仿真, 检查

账号		自动登录	找回密码
密码			注册

[原创] 双端口RAM的问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1