SpectreVerilog求助，先谢谢大家

guj1987 · 发表于 2012-3-1 11:19:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

大家好，我在做PLL的Spectreverilog仿真时，里面几个数字模块分别做成symbol仿真没有问题，就像下图这样
1_}F}8F%(E3$XEL[]WAKTO2.jpg

然后我想把所以数字模块做成一个top，如下图symbol
%CG%W2SKN32G0R}GDE1H}_1.jpg

functional中是这么描述的
$Q~Q8_@}R}Y{X3YZVHRY)Y(1.jpg$
我在functional中用`include调用的每个模块，但是在用schematic生成config的时候，显示top里调用的几个module都没有找到，如下图的错误
ML1_`UKL(A(6}~KDGD7`)8I.jpg

请问哪位大神知道在top中调用其他module该怎么描述呀？
我觉得别的地方操作应该没有问题，问题应该出在functional中用include 调用模块时，描述方法不对，系统没有找到，谁可以指点一下啊！
还有就是做数模混合仿真，我在ic5141中画的模拟电路，那么用什么simulator比较好？spectreverilog效果怎么样？

账号		自动登录	找回密码
密码			注册

[求助] SpectreVerilog求助，先谢谢大家

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1