在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
查看: 5687|回复: 3

[求助] FPGA中如何调用嵌入式乘法器硬核?

[复制链接]
发表于 2010-9-20 15:17:40 | 显示全部楼层
可以直接用代码调用FPGA内嵌乘法器:将std_logic_vector类型信号转换为有符号信号,然后直接使用如下VHDL代码得到两个数的乘积(记住,a和b是两个输入,其类型都是std_logic_vector,乘积是输出,类型也是std_logic_vector)。
product<=std_logic_vector(signed(a)*signed(b));
不过要记得声明IEEE数字标准类型库(numeric standard library):
use ieee.numeric_std.all;
这种方法可以使FPGA内部资源使用率显著减少。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-16 03:28 , Processed in 0.010818 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表