谁能说说PT对clock gating 是怎么ckeck的？

chris_li

抛砖引玉。
对reg2icg path， 且clk source相同的情况下， PT先要分析icg的"电平触发"方式是"高"还是“低”，并结合gated clk是“正沿”还是“负沿”，根据出clk“触发沿”必须落在icg的“非活动”半周期内的条件， 计算setup和hold。