比较两个脉冲的宽度

coyoo · 发表于 2013-2-21 16:32:41

5个ps是否太小了点,如果是亚ns应该可以想到办法

coyoo · 发表于 2013-2-22 09:52:55

本帖最后由 coyoo 于 2013-2-22 09:54 编辑

额，用fpga不现实吧。。。

不知道楼上说亚ns级能做是怎么个解决方案，就信号输入所引入的jitter就可以把 ...
shaweikang1984 发表于 2013-2-21 18:01

登录/注册后可看大图

信号的jitter可以在FPGA外部控制在fs级别的，只是如何区分两个脉冲的脉宽，而且是10ps级别确实伤脑筋。目前我所知道的市面上TDC芯片的分辨率最高也才10ps啊。

另外，我所说的亚ns级别可以想到办法，就是说可以应用基于FPGA的tdc技术来实现。

coyoo · 发表于 2013-2-22 09:55:22

额，用fpga不现实吧。。。

不知道楼上说亚ns级能做是怎么个解决方案，就信号输入所引入的jitter就可以把 ...
shaweikang1984 发表于 2013-2-21 18:01

登录/注册后可看大图

FPGA的手册可以查到IO上的jitter参数吗？

coyoo · 发表于 2013-2-22 14:06:20

首先什么可以产生这个的脉冲呢？要是你整一个不是问题的问题？求应用。。。。
chen851112 发表于 2013-2-22 13:24

登录/注册后可看大图

其实我觉得倒不一定只有50ps脉宽，可以是50ns，两个50ns的脉冲直接宽度差100ps，这是有可能的吧

coyoo · 发表于 2013-2-22 14:07:31

50ps的脉冲宽度，相当于10GHz频率。intel i7 CPU都只能做到3G。这样的信号与线路的干扰有什么区别呢？用什么 ...
加油99 发表于 2013-2-22 13:20

登录/注册后可看大图

不是不可能，只是你没遇到而已，将未见过定义为不可能，你认为合适吗？呵呵

coyoo · 发表于 2014-3-25 15:55:25

这样的精度，首先想到TDC，但这个确实太变态了吧
wrl201 发表于 2014-3-25 11:54

登录/注册后可看大图

如果能很好掌控FPGA内部的IC延时，也不算什么变态。

账号		自动登录	找回密码
密码			注册

[求助] 比较两个脉冲的宽度