设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜全文

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 如何将testbench中的寄存器组赋值给rtl其中一个模块 ...

返回列表发新帖

查看: 3818|回复: 9

[求助] 如何将testbench中的寄存器组赋值给rtl其中一个模块

发表于 2021-4-13 18:32:22 | 显示全部楼层

原来rtl里面的处理代码，提取到testbench里面，我理解是不是加上内部信号层次路径就好了？

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-19 18:28 , Processed in 0.908524 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表