QUARTUS中怎么查看布局布线信息

djqlyy · 发表于 2016-9-21 13:20:41

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

本帖最后由 djqlyy 于 2016-9-21 13:23 编辑

在ISE中可以通过FPGA EDITOR 打开布局布线图，放大后可以看到里面的REG和接口走线，QUARTUS中怎么看呢，我打开CHIP PLANNER后，里面只能看到一个个的白色方块，放大了也是这样，看不到里面的具体信息
也看不到线是怎么连的，
现在我有一个ALTDDIO的输出时钟要变成差分输出，不过提示那个脚的布线有问题，可能是我采用的方式无法布线，想查看一下，可是找不到！！！！

Error (176202): The differential I/O standard LVDS_E_3R cannot be used on the pin adck_p[2], because the specified pin uses a tri-stated output buffer.

具体什么意思呢？

djqlyy · 发表于 2016-9-22 15:20:21

难道没人用过这个功能？？？？

djqlyy · 发表于 2016-9-25 10:02:52

回复 3# neoitachi

可是我并没有约束相应引脚为LVDS_E_3R，我仅仅约束为2.5V(DEFAULT)
我的目的很简单，就是把ALTDIO的单端输出转换成差分输出就行了，该怎么实现呢？？？

账号		自动登录	找回密码
密码			注册

[求助] QUARTUS中怎么查看布局布线信息

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

浏览过的版块

站长推荐 /1