设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › 关于verilog和vdhl

返回列表发新帖

查看: 7780|回复: 11

关于verilog和vdhl

发表于 2009-7-2 11:08:10 | 显示全部楼层

我觉得语言只是工具，程序写的好不好重要的是设计者的思想。
学哪门语言应该考虑周围的人的情况，用一样的语言交流起来方便一些。

回复支持反对

使用道具举报

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 08:54 , Processed in 0.012825 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表