verilog中任务、循环的使用帮助请教？？？

mengfanjie

我觉得你可以改用状态机是不是效果会更好点，不要老想的for语句。不过改用状态机的话，16个状态是有点多，但是思路会很清晰。另外，在for和task中，我一般编写的都是组合电路，没有用过时钟。虽然task中可以用时钟，可以通过仿真，但是综合能否我也不知道，：（，建议谨慎使用。如果不嫌麻烦的话，我建议还是状态机好，我经常使用：）。