求教关于fraction N PLL中的MMD的应用问题

scpuke

图中FCW位置的位宽是有错的，正确的是:
FCW<16:0> = {Nint<4:0>, Frac<11:0>}
解决你的疑惑，关键在于理解FCW<16：0>, Nint<4:0>，Y<3:0>和Mc<4:0>这些信号中“1”或者LSB的含义，并且要把这些LSB的定义统一起来。
从分频器角度看，Mc是个整数对应除频比，Mc加1就是多除一个1.
Nint<4:0>中的1与Mc<4:0>的“1”含义相同，到这里应该很好理解。
注意啊， Nint<0>= FCW<12>， 也就是说按照分频器角度定义的"1"，FCW<0>就是1/2^12。
再来看DSM的实现，假设它就是最简单一个累加器（其它更复杂的DSM原理一样只是noise shaping不一样），即：每个时钟周期，把输入的Frac<11:0>累加，等累加寄存器超过2^12就输出一个1作为Y。因此Y<3:0>中的“1”实际上对应2^12*Frac<0>，而Frac<0>又对应分频器"1"/2^12， 也就是说Y中的"1"就是分频器的“1”。
所以， Y直接和Nint相加赋值给Mc。